SJ 50597.19-1994 半导体集成电路.JT54LS136型LS-TTL四异或门(OC)详细规范
|
ID： |
D0623985892148258EB26DD80002E05E |
|
文件大小(MB)： |
0.58 |
|
页数： |
15 |
|
文件格式： |
|
|
日期： |
2024-7-27 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
中华人民共和国电子行业军用标准,FL 5962 SJ 50597/19—94,半导体集成电路,JT54LS136 型 LS-TTL 四异,或门（OC）详细规范,Semiconductor integrated circuits,Detail specification for type JT54LS136 LS^TTL,quadruple exclusive-or gates with open-collector outputs,1994-09-30 发布1994-12-01 实施,中华人民共和国电子工业部批准,中华人民共和国电子行业军用标准,半导体集成电路,JT54LS136 型 LS-TTL 四异,或门(OC)详细规范,SJ 50597/19-94,Semiconductor integrated circuits,Detail specification for type JT54LS136 LS-TTL,quadruple exclusive-or gates with open-collector outputs,范围,1.1 主题内容,本规范规定了半导体集成电路JT54LS136型LS-TTL四异或门(OC)(以下简称器件)的,详细要求,1.2 适用范围,本规范适用于器件的研制、生产和采购,1.3 分类,本规范给出的器件按器件型号、器件等级、封装形式分类,1.3.1 器件编号,器件编号应按GJB 597《微电路总规范》第3. 6. 2条的规定,1.3.1.1 器件型号,器件型号如下:,稱件型号器件名称,JT54LS136 四异或门(OC),1.3.1.2器件等级,器件等级应为GJB 59?第3. 4条所规定的B级和本规范规定的B,级,1. 3.1. 3,封装形式,封装形式按GB 7092《半导体集成电路外形尺寸》的规定,封装形式如下:,中华人民共和国电子工业部1994-09-30发布1994 12-01 实施,一J 一,SJ 50597/19-9^1,类型外形代号,C C2OP3C陶空无引线片式载体封装）,D Dl6s3（陶瓷双列封装）,F F16X2（陶篷扁平封装》,H H16X2（陶資熔封扁平封装）,J JI6s3（陶瓷熔封双列封装）,1.4 绝对最大额定值,绝対最大额定值如下:,项 目符 号,数 值,单 位,最 小最 大,电源电压Vcc -0x5 7x0 V,输入电压匕-1.5 7.0 V,贮存温度-65 150 C,功耗" 8 — 70 mW,引线耐焊接温度QOS） Th 300 C,结濫’ Tj — 175 匸,注」）器件应能经受测试输出短路电流（几S）时所增加的功耗.,2）除按GJB 548《微电子器件试験方法和程序》方法5004老化筛选条件外,不得超过最大结温,1.5 推荐工作条件,推荐工作条件如下:,项 目符 号,数1,单 位,最 小最 大,电源电压必5 5.5 V,输入高电平电压VlH . 2. 0 -- V,输入低电平电盅Vtt. 0. 7 V,输出低电平电流u --- 1 mA,工作环境温度—55 125 C,2弓I用文件,GB 3431.1—82,GB 3431. 2—86,GB 3439—82,GB 4590—84,GB 4728. 12—85,GB/T 7092—93,—2 —,半导体集成电路文字符号电参数文字符号,半; 导体集成电路文字符号引出端功能符号,半导体集成电路TTL电路测试方法的基本原理,半导体集成电路机械和气候试验方法,电气图用图形符号二进制逻辑单元,半导体集成电路外形尺寸,下载,SJ 50597/19-94,GJB 548—88 微电子器件试验方法和程序,GJB 597—88 微电路总规范,GJB 1649—93 电子产品防静电放电控制大纲,3要求,3.1 详细要求,各项要求应按GJB 597和本规范的规定,本规范规定的B1级器件仅在产品保证规定的筛选、鉴定和质量一致性检验的某些项目和,要求不同于B级器件,3,2 设计、结构和外形尺寸,设计、结构和外形尺寸按GJB 597和本规范的规定,3.2.1 逻辑符号、逻辑图和引出端排列,逻辑符号、逻辑图和引出端排列应符合图1的规定,逻辑符号、逻辑图符合GB 4728.12,的规定.引出端排列为俯视图,逻辑符号 逻辑图（1/4）,□,引出端排列,①型） （C型）,匚,C,匚,C,图1逻辑符号、逻辑图和引出端排列,注;F、H、J型封装引出端排列同口型,3- 2.2功能表,功能表如下:,—3 —,SJ 50597/19-94,H高电平 T.低电平,输入输 出,A B Y,L L L,H L H,L H H,H H L,3- 2-3电路图,制造厂在鉴定前应将电路图提交给鉴定机构.各制造厂的电路图由鉴定机构存档备査,3. 2.4封装形式,封装形式应按本规范1. 3.1. 3条的规定,3.3引线材料和涂覆,引线材料和涂覆应按GJB 597第3. 5. 6条的规定,3-4电特性,电特性应符合表1的规定,表! JT54LS136电特性,特,性符号,条 件”,（若无其他规定,一55M Ta WI25 C,规范值,单位,最小最大,输出截止态电流&MGFFI,Vcc==4- 5V,R》=5. 5V,Vil-0. 7VM『2.0V,100 mA,输出低电平电压VO[.,匕汇=L 5V JoE. = 4mA,Vil = 0* 7V,0. 4 V,输入钳位电压VIK,VCc = 4* 5ViIik= _ 18mA,Ta =25 で,一 1.5 V,输入高电平电流九Vci' =5- 5V, V1 =2. ……
……